Microprocesador RISC sintetizable en FPGA para fines docentes

J.D. Muñoz Frías, S. Alexandres, C. Rodríguez-Morcillo

VIII Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica - TAEE 2008, Zaragoza (España). 02-04 julio 2008

Resumen:
En esta comunicación se presenta una arquitectura RISC de 16 bits lo suficientemente simple como para poder ser abordada en un curso introductorio de diseño de sistemas digitales, pero lo suficientemente compleja como para poder desarrollar aplicaciones reales con ella. Además es posible implantar esta arquitectura usando una FPGA de bajo coste, como por ejemplo una Flex 10k30 de Altera, lo que facilita su uso en el laboratorio por el alumno.

Palabras clave: No disponible

Fecha de publicación: 02-jul-2008

Cita:
J.D. Muñoz Frías, S. Alexandres, C. Rodríguez-Morcillo, "Microprocesador RISC sintetizable en FPGA para fines docentes", presentado en VIII Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica - TAEE 2008, Zaragoza, España, 02-04 julio 2008

IIT-08-077A